


Grundlagenpraktikum: Rechnerarchitektur

SoSe 2025 ~ *Danial Arbabi* danial.arbabi@tum.de





Zulip-Gruppen

GRP 01: Montag 10:00

MI 03.13.10



#GRA/S - Tutorial-GRP-01

GRP 03: Montag 14:00 MI 01.06.20



#GRA/S - Tutorial-GRP-03



Tutoriums-Website



https://home.cit.tum.de/~arb

oder

https://arb.tum.sexy

Disclaimer:

Dies sind keine offiziellen Materialien, somit besteht keine Garantie auf Korrektheit und Vollständigkeit.

Falls euch Fehler auffallen, bitte gerne melden.



Wiederholung



Module in SystemC

Stichworte: Konstruktor, Sensitivity-Lists, behaviour

```
SC_MODULE(M1) {
      sc_signal < bool > x;
                                                                              Signale
      sc_signal < bool > y;
      sc_signal < bool > output;
      SC_CTOR(M1) {
           SC_THREAD(behaviour);
                                                                              Konstruktor
           sensitive << x << y;
10
      void behaviour() {
11
           while (true) {
12
                                                                              update /
               output = x.read() | (!x.read() & y.read());
13
                                                                              behaviour
               wait();
14
15
16
17 };
```




Module in SystemC

Stichworte: Ports (input, output)

```
SC_MODULE(MyModule) {
      sc_in < bool > input;
      sc_out <bool > output;
      SC_CTOR(MyModule) {
           SC_THREAD(behaviour);
      void behaviour() {
           while (true) {
               output ->write(!input ->read());
               wait();
12
13
14
15 };
```


- Lesen vom Input
- Schreiben auf den Output





Module in SystemC

Kommunikation zwischen Modulen (Kabel verbinden)



```
MyModule my1("my1");
MyModule my2("my2");
sc_signal < bool > sig_in, sig_mid, sig_out;
// Die Tatsächlichen Signale werden außerhalb der Module erstellt.

my1.input.bind(sig_in);
my1.output.bind(sig_mid);
// port.bind(signal) weist einem Port ein Signal zu.

my2.input(sig_mid);
my2.output(sig_out);
// Alternative Schreibweise: port(signal).
```

- Schreiben / Lesen von Signalen
- Verbinden dieser Signale mit den Ports



XOR-GATTER

Tutoriumsaufgabe T6-2

- Implementiere ein Modul für ein XOR-Gatter mit dem Namen XOR_GATE und einem einfachen Konstruktor.
- 2. Das Modul soll eine kombinatorische Schaltung darstellen, zwei Signale (a, b) für den Input verwenden und ein Signal (out) für den Output.


Α	В	XOR
0	0	0
0	1	1
1	0	1
1	1	0




RISC-V Multiplexer

Tutoriumsaufgabe T6-3

- 1. Zwei Aufgaben:
 - 1. MULTIPLEXER BOOLEAN
 - 2. MULTIPLEXER_I32
- 2. Was ist ein Multiplexer?
 - 1. Wie ein Switch-Case Statement
 - 2. Entscheidet welches Eingangssignal raus kommt







RISC-V Multiplexer

Tutoriumsaufgabe T6-3

- select: 8-bit unsigned Integer
 - 1. Falls select größer als #Inputs → alle Outputs 0
 - 2. Sonst entscheidet select welches Inputsignal an die Outputs kommt
- 2. Definiere eigenen Konstruktor:
 - 1. Neue Params: int fanIn, int fanOut
 - → Bestimmen #Input/Output Ports

Erlaubte Magie: Input wählen, Outputs kopieren, Vector-Größe prüfen.



RISC-V Multiplexer

Tutoriumsaufgabe T6-3

	SPEZIFIKATION: MULTIPLEXER_132		
	Inputs	Outputs	
_ i	n: vector of 32-bit values	out: vector of 32-bit values	
_ s	select: 8-bit register		